Puslaidininkių pakuotė vystėsi nuo tradicinių 1D PCB dizaino iki pažangiausių 3D hibridinių jungčių vaflių lygyje. Šis tobulėjimas leidžia tarpusavyje tarpus vienos skaitmens mikronų diapazonui, kurio pralaidumas yra iki 1000 GB/s, išlaikant didelį energijos vartojimo efektyvumą. Išplėstinių puslaidininkių pakavimo technologijų esmė yra 2,5D pakuotė (kur komponentai yra dedami vienas šalia kito ant tarpinio sluoksnio) ir 3D pakuotė (kuri apima vertikaliai sudedant aktyvius drožles). Šios technologijos yra labai svarbios HPC sistemų ateičiai.
2.5D pakavimo technologija apima įvairias tarpinis sluoksnio medžiagas, kurių kiekviena turi savo pranašumus ir trūkumus. Silicio (SI) tarpiniai sluoksniai, įskaitant visiškai pasyvius silicio vaflius ir lokalizuotus silicio tiltus, yra žinomi kaip geriausios instaliacijos galimybės, todėl jos yra idealios didelio našumo skaičiavimui. Tačiau jie yra brangūs medžiagų ir gamybos bei veido apribojimų pakuočių srityje. Siekiant sušvelninti šias problemas, lokalizuotų silicio tiltų naudojimas didėja, strategiškai naudojantis silicį, kur smulkūs funkcionalumai yra kritiniai, atsižvelgiant į srities apribojimus.
Organiniai tarpiniai sluoksniai, naudojant ventiliatoriaus suformuotą plastiką, yra ekonomiškesnė silicio alternatyva. Jie turi mažesnę dielektrinę konstantą, o tai sumažina RC vėlavimą pakuotėje. Nepaisant šių pranašumų, ekologiški tarpiniai sluoksniai stengiasi pasiekti tokį patį tarpusavio funkcijų sumažinimo lygį kaip ir silicio pagrindu pagaminta pakuotė, ribodami jų priėmimą didelio našumo skaičiavimo programose.
Stiklo tarpiniai sluoksniai sulaukė didelio susidomėjimo, ypač po to, kai neseniai „Intel“ pasirodė „Glass“ pagrindu pagamintos bandomosios transporto priemonės pakuotės. „Glass“ suteikia keletą pranašumų, tokių kaip reguliuojamas šiluminio išsiplėtimo koeficientas (CTE), aukšto matmens stabilumas, sklandūs ir plokšti paviršiai ir galimybė palaikyti skydelio gamybą, todėl tai yra perspektyvus kandidatas į tarpinius sluoksnius su laidų galimybėmis, palyginamomis su siliciu. Tačiau, be techninių iššūkių, pagrindinis stiklo tarpininkų sluoksnių trūkumas yra nesubrendusi ekosistema ir dabartinis didelio masto gamybos pajėgumų trūkumas. Tobulėjant ekosistemos brendimui ir gamybos galimybėms, stiklo pagrindu sukurtos puslaidininkių pakuočių technologijos gali pastebėti tolesnį augimą ir priėmimą.
Kalbant apie 3D pakavimo technologiją, Cu-Cu hibridinis ryšys be gąsdinimo tampa pirmaujančia novatoriška technologija. Ši pažengusi technika pasiekia nuolatinius sujungimus, derinant dielektrines medžiagas (pvz., SiO2) su įterptaisiais metalais (Cu). Cu-Cu hibridinis ryšys gali pasiekti mažesnius kaip 10 mikronų tarpus, paprastai vieno skaitmens mikronų diapazone, tai reiškia reikšmingą patobulinimą, palyginti su tradicine mikroplaukio technologija, kuri turi maždaug 40–50 mikronų atstumą. Hibridinio surišimo pranašumai yra padidėjęs I/O, padidėjęs pralaidumas, patobulintas 3D vertikalus sukrovimas, geresnis galios efektyvumas ir sumažėjęs parazitinis poveikis bei šiluminis atsparumas dėl to, kad nėra dugno užpildymo. Tačiau ši technologija yra sudėtinga gaminti ir turi didesnes išlaidas.
2.5D ir 3D pakavimo technologijos apima įvairius pakavimo būdus. 2,5D pakuotėje, atsižvelgiant į tarpinių sluoksnių medžiagų pasirinkimą, ją galima suskirstyti į silicio, ekologiškus ir stiklo pagrindu pagamintus tarpininkus, kaip parodyta aukščiau. 3D pakuotėje mikrolygio technologijos kūrimas siekia sumažinti tarpo matmenis, tačiau šiandien, pritaikant hibridinę surišimo technologiją (tiesioginio Cu-Cu ryšio metodą), galima pasiekti vienos skaitmenų tarpų matmenis, pažymint didelę pažangą šioje srityje.
** Pagrindinės technologinės tendencijos, kurias reikia žiūrėti: **
1. TSMC yra pagrindinis „NVIDIA“ ir kitų pirmaujančių HPC kūrėjų, tokių kaip „Google“ ir „Amazon“, „NVIDIA“ ir kitų pirmaujančių HPC kūrėjų, tokių kaip „Google“ ir „Amazon“, tiekėjas, o bendrovė neseniai paskelbė apie savo pirmosios kartos „Cowos_L“ masinę gamybą su 3,5x tinklelio dydžiu. „Idtechex“ tikisi, kad ši tendencija tęsis, o jos ataskaitoje aptariama tolesni patobulinimai, apimantys pagrindinius žaidėjus.
2. Šis pakavimo metodas leidžia naudoti didesnius tarpinius sluoksnius ir padeda sumažinti išlaidas, sukuriant daugiau paketų vienu metu. Nepaisant savo galimybių, vis dar reikia išspręsti tokius iššūkius kaip „Flepage“ valdymas. Didėjantis jo išraiška atspindi didėjančią didesnių, ekonomiškesnių tarpininkų sluoksnių paklausą.
3. ** Stiklo tarpiniai sluoksniai: ** Stiklas atsiranda kaip stipri kandidato medžiaga, skirta pasiekti smulkių laidų, palyginamų su siliciu, su papildomais pranašumais, tokiais kaip reguliuojamas CTE ir didesnis patikimumas. Stikliniai tarpiniai sluoksniai taip pat suderinami su pakuotėmis su skydeliu, todėl didelio tankio laidų galiojimo galimybė yra labiau valdomos išlaidos, todėl tai yra perspektyvus sprendimas būsimoms pakavimo technologijoms.
4. ** HBM hibridinis ryšys: ** 3D vario-vario (Cu-Cu) hibridinis ryšys yra pagrindinė technologija, siekiant pasiekti ypač smulkių vertikalių žetonų tarpusavio ryšius. Ši technologija buvo naudojama įvairiuose aukščiausios klasės serverių gaminiuose, įskaitant „AMD EPYC“ sukrautame SRAM ir CPU, taip pat „MI300“ seriją, skirtą sudėti CPU/GPU blokus I/O mirtimi. Tikimasi, kad hibridinis ryšys vaidins lemiamą vaidmenį būsimose HBM pažangose, ypač DRAM kaminams, viršijantiems 16-HI arba 20-HI sluoksnius.
5. ** Bendrai supakuoti optiniai įrenginiai (CPO): ** Augant didesnio duomenų pralaidumo ir energijos efektyvumo paklausai, optinė sujungimo technologija sulaukė didelio dėmesio. Bendra supakuoti optiniai prietaisai (CPO) tampa pagrindiniu sprendimu, siekiant padidinti I/O pralaidumą ir sumažinti energijos suvartojimą. Palyginti su tradicine elektrine transmisija, optinis ryšys suteikia keletą pranašumų, įskaitant mažesnį signalo silpnėjimą dideliais atstumais, sumažėjusį „Crosstalk“ jautrumą ir žymiai padidėjusį pralaidumą. Šie pranašumai daro CPO idealų pasirinkimą daug energiją taupančioms HPC sistemoms.
** Pagrindinės rinkos, kurias reikia žiūrėti: **
Pagrindinė rinka, skatinanti 2,5D ir 3D pakavimo technologijų kūrimą, neabejotinai yra aukštos kokybės skaičiavimo (HPC) sektoriaus. Šie pažangios pakavimo metodai yra labai svarbūs norint įveikti Moore'o įstatymo apribojimus, leidžiančius daugiau tranzistorių, atminties ir sujungimų viename pakete. Lustų skilimas taip pat leidžia optimaliai panaudoti proceso mazgus tarp skirtingų funkcinių blokų, pavyzdžiui, atskirti I/O blokus nuo apdorojimo blokų, dar labiau padidinant efektyvumą.
Tikimasi, kad be aukšto našumo skaičiavimo (HPC), taip pat tikimasi, kad kitos rinkos pasieks augimą priimant pažangias pakuočių technologijas. 5G ir 6G sektoriuose tokios naujovės kaip pakuotės antenos ir pažangiausiais lustų sprendimais suformuos „Wireless Access Network“ (RAN) architektūrų ateitį. Autonominės transporto priemonės taip pat bus naudingos, nes šios technologijos palaiko jutiklių apartamentų ir skaičiavimo blokų integraciją, kad būtų galima apdoroti didelius duomenų kiekius, užtikrinant saugumą, patikimumą, kompaktiškumą, galią ir šiluminį valdymą bei ekonominį efektyvumą.
Vartojimo elektronika (įskaitant išmaniuosius telefonus, išmaniuosius laikrodžius, AR/VR įrenginius, kompiuterius ir darbo vietas) vis labiau orientuojasi į daugiau duomenų apdorojimą mažesnėse erdvėse, nepaisant didesnio akcentavimo išlaidų. Išplėstinė puslaidininkių pakuotė vaidins pagrindinį vaidmenį šioje tendencijoje, nors pakuotės metodai gali skirtis nuo tų, kurie buvo naudojami HPC.
Pašto laikas: 2012 m. Spalio-07 d